(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-326460

(43)公開日 平成11年(1999)11月26日

(51) Int.Cl.⁶

識別記号

FΙ

G01R 31/28 H01L 27/04

G01R 31/28

21/822

H01L 27/04

審査請求 未請求 請求項の数4 OL (全 6 頁)

(21)出願番号

特願平10-139763

(71)出顧人 000232047

(22)出顧日

平成10年(1998) 5月21日

日本電気エンジニアリング株式会社 東京都港区芝浦三丁目18番21号

(72)発明者 脇田 員孝

東京都港区芝浦三丁目18番21号 日本電気

エンジニアリング株式会社内


(74)代理人 弁理士 鈴木 正開

(54) 【発明の名称】 パウンダリスキャン回路

(57)【要約】

【課題】 複数のICを搭載した基板の一部をテストす る場合のテスト時間を短縮化できるバウンダリスキャン 回路を提供する。

【解決手段】 バウンダリスキャン回路は、同一のスキ ャンパス上に複数のIC(IC1~IC4)を結合し、 且つ各ICを同一のセレクタ5を介して接続し、セレク タ5の内部パスで接続先を切り替えることにより、スキ ャンパスに送入されるテストデータを基板上にある特定 のICに任意に選択出力できるようにした。



20

【特許請求の範囲】

【請求項1】 バウンダリスキャン回路部を有する複数の集積回路を一つの基板上に搭載し、各集積回路がスキャンパスによりシリーズ接続されるバウンタリスキャン同路において、

初段の集積回路の入力端と最終段の集積回路の出力端を除くすべての集積回路の入出力端が前記スキャンパスを通じて集中的に接続され、一の集積回路の出力側スキャンパスと他の集積回路の入力側スキャンパスとを選択的に接続させる共通セレクタを前記基板上に配設したことを特徴とする、バウンダリスキャン回路。

【請求項2】 バウンダリスキャン回路部を有する複数の集積回路を一つの基板上に搭載し、各集積回路がスキャンパスによりシリーズ接続されるバウンタリスキャン回路において、

初段の集積回路の入力端と最終段の集積回路の出力端を除くすべての集積回路の入出力端が前記スキャンパスを通じて集中的に接続され、一の集積回路の出力側スキャンパスと他の集積回路の入力側スキャンパスとを選択的に接続させる共通セレクタと、

所定のテストデータを前記初段の集積回路に入力すると ともに前記テストデータを前記最終段の集積回路より取 得するテストデータ入出力手段とを前記基板上に配設し たことを特徴とする、バウンダリスキャン回路。

【請求項3】 前記共通セレクタは、所定の選択信号の 入力を契機に当該選択信号が表す集積回路同士の入出力 端を内部パスの切り換えによって接続させるものである ことを特徴とする、

請求項1または2記載のパウンダリスキャン回路。

【請求項4】 バウンダリスキャン回路部を有する複数 30 の集積回路を一つの基板上に搭載し、各集積回路がスキャンパスによりシリーズ接続されるバウンタリスキャン 回路の前記基板上に設けられ、

初段の集積回路の入力端と最終段の集積回路の出力端を除くすべての集積回路の入出力端を前記スキャンパスを通じて集中的に接続させる複数の端子を有し、所定の選択信号に基づいて、一の集積回路の出力側スキャンパスと他の集積回路の入力側スキャンパスとを選択的に接続させる共通セレクタを前記基板上に配設したことを特徴とする、セレクタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、バウンダリスキャン回路部を有する集積回路(以下、一部を除いてICと記す)を複数搭載し、各ICがスキャンパスで接続された基板の製造不良をテストするバウンダリスキャン回路に関する。

[0002]

【従来の技術】複数のICが搭載された基板の製造不良 の有無をバウンダリスキャン方式でテストするバウンダ 50 2

リスキャン回路が知られている。この種のバウンダリス キャン回路は、図6に示すように、基板61上に複数の IC(IC1~IC4)と、所定のテスタを接続するた めのエッジコネクタ62とを配設したものである。初段 のIC1のTDI(TDIはTest Data Inputの略、以 下同じ)端子はエッジコネクタ62のATDI端子に接 続され、IC2~IC4については、それぞれ前段のI CのTDO(TDOはTest Data Outputの略、以下同 じ)端子が自己のTDI端子に接続され、最終段のIC 4のTDO端子は、エッジコネクタ62のATDO端子 に接続されて、一本のスキャンパスが形成されている。 【0003】各IC1~IC4には、それぞれバウンダ リスキャンを実現するためのTDI端子、TDO端子、 テスト・アクセス・ポート(以下、TAP)、テストデ ータを設定できる1ビットのレジスタである複数のバウ ンダリ・スキャン・セル(以下、BSC)が設けられて おり、テストを行うためのテストロジックと、通常動作 を行うためのユーザロジックとが、図示しない制御信号 によって自動的に切り替えられるようになっている。両

同様である。
【0004】図6に示すバウンダリスキャン回路60において、例えばIC3内の1つのセル(テストデータ設定点Pとする)をテストする場合の動作は、下記のとおりである。まず、エッジコネクタ62に接続されたテスタ(図示省略)から、ATDI端子を通じてストデータを入力する。このテストデータは、IC3のTDI端子に到達し、BSCへ設定される。テストデータは、IC3のTDO端子があらIC4のTDI端子、TDO端子を介してエッジコネクタ62のATDO端子へ出力される。この場合のテストデータは、IC1で1ビット、IC2で1ビット、IC3におけるテストデータ設定点Pで3ビットとなり、計5ビット必要となる。

ロジックは回路的に分離されており、テストロジックの

ときはユーザロジックには影響を及ぼさない。その逆も

[0005]

【発明が解決しようとしている課題】上述のように、従来のバウンダリスキャン回路では、基板61の一部のIC、例えばIC3をテストする場合でも、すべてのICをテストする場合と同一長のテストデータを必要としていた。また、基板61上のICのすべてを経由する、或いは経由するに等しいスキャンパス全体にテストデータを送出する必要があったため、テスト対象範囲が小さいにもかかわらず、テスト時間を短縮できないという問題もあった。

【0006】そこで、本発明の課題は、テストデータ長およびテストに要する時間を短縮することができるバウンダリスキャン回路を提供することにある。

[0007]

40

10

3

【課題を解決するための手段】上記課題を解決するため、本発明は、バウンダリスキャン回路部を有する複数の集積回路を一つの基板上に搭載し、各集積回路がスキャンパスによりシリーズ接続されるバウンタリスキャン回路において、初段の集積回路の入力端と最終段の集積回路の出力端を除くすべての集積回路の入出力端が前記スキャンパスを通じて集中的に接続され、一の集積回路の出力側スキャンパスと他の集積回路の入力側スキャンパスとを選択的に接続させる共通セレクタを前記基板上に配設したことを特徴とする。

【0008】本発明の他のパウンダリスキャン回路は、前記共通セレクタと、所定のテストデータを前記初段の 集積回路に入力するとともに前記テストデータを前記最 終段の集積回路より取得するテストデータ入出力手段と を前記基板上に配設したことを特徴とする。

【0009】なお、前記共通セレクタは、例えば所定の 選択信号の入力を契機に当該選択信号が表す集積回路同 士の入出力端を内部パスの切り換えによって接続させる ことを特徴とする。

【0010】本発明は、また、前記パウンタリスキャン回路の前記基板上に設けられ、初段の集積回路の入力端と最終段の集積回路の出力端を除くすべての集積回路の入出力端を前記スキャンパスを通じて集中的に接続させる複数の端子を有し、所定の選択信号に基づいて、一の集積回路の出力側スキャンパスと他の集積回路の入力側スキャンパスとを選択的に接続させる共通セレクタを前記基板上に配設したセレクタを提供する。

[0011]

【発明の実施の形態】以下、図面を参照して、本発明のパウンダリスキャン回路の実施形態を詳細に説明する。図1は、本実施形態のパウンダリスキャン回路の構成図である。このパウンダリスキャン回路10は、基板11上の複数のIC、例えばIC1~IC4間を1本のスキャンパスで接続するとともに、スキャンパス上のテストデータのパス切替を行うセレクタ5と、テスタを接続するためのエッジコネクタ12とを備えて構成される。

【0012】スキャンパスは、以下のように接続して形成される。

- ·エッジコネクタ12のATDI端子とIC1のTDI 1端子、
- ·IC1のTDO1端子とセレクタ5のIN1 (入力)端子、
- ·IC2のTDO2端子とセレクタ5のIN2 (入力) 端子、
- IC3のTDO3端子とセレクタ5のIN3 (入力) 端子、
- ・セレクタ5のOUT1 (出力) 端子とIC2のTDI 2端子、
- ・セレクタ5のOUT2(出力)端子とIC3のTDI 3端子、

4

- ・セレクタ5のOUT3 (出力) 端子とIC4のTDI 4端子、
- ・IC4のTDO4端子とエッジコネクタ6のATDO端子。

【0013】セレクタ5のセレクタ制御信号入力端子 (以下、CONT1端子)には、エッジコネクタ12のセレクタ制御信号端子(以下、CONT端子)を介してテスタからのセレクタ制御信号が入力されるようになっている。このセレクタ制御信号は、後述するように、セレクタ5の内部パスを選択的に切り換えるための制御信号である。

【0014】図2は、IC1~IC4の詳細プロック図である。ここでは、各IC1~IC4が共通構造を有するものとして、一つのICについてのみ示してある。IC1~IC4は、それぞれバウンダリスキャン機能を実現するためのTDI端子、TDO端子、TAP、6つのBSCを有し、さらに、テスト対象となる内部論理回路(そのICでのロジックを実現する回路)及びデータ入力端子(IN)端子、データ出力(OUT)端子を有している。

【0015】各BSCは、内部論理回路部とIN端子との間、内部論理回路部とOUT端子との間にそれぞれ接続されている。破線は、IC内部のスキャンパスである。TDI端子から入力されたテストデータは、TAP(被テストICでない場合)または各BSC(被テストICの場合)を介してTDO端子へ導かれるようになっている。

【0016】次に、本実施形態のバウンダリスキャン回路10の動作を説明する。ここでは、図3に示すように、IC3内のテストデータ設定点Pをテストする場合の動作について説明する。まず、テスタからセレクタ5にセレクタ制御信号を入力し、セレクタ5の内部パスを「IN1端子→OUT2端子」に設定する。次いで、テスタからエッジコネクタ12のATDI端子にテストデータを入力する。入力されたテストデータは、IC1のTAPを経由してセレクタ5のIN1端子に入力され、さらにセレクタ5の内部パスを介してOUT2端子にかれる。従って、テストデータのビット長は、IC1のTAP1で1ビット、IC3のBSCで3ビットを必とするだけなので、4ビットで足りることになる。

【0017】次に、本実施形態によるセレクタ5の具体的な構成例を説明する。このセレクタ5は、基板11上の特定のICをテストする前に、エッジコネクタのCONT端子にセレクタ制御信号を入力し、テストデータを目的のICへ最短で出力できるように内部パスを切り替える。このような機能を実現するための内部パスの構成例を図4に示してある。図4の黒丸はセレクタ制御信号によって選択可能なパターンを示している。つまり、IN1端子はOUT1端子~OUT3端子のいずれか、IN2端子はOUT2端子またはOUT3端子、IN3端

5

子はOUT3端子に接続できるようになっている。

【0018】このようなセレクタ5を用いて各ICのテストを行う場合の内部パスの切替パターンを図示したのが図5である。図示の場合の内部パスの切換方式は、以下の3通りある。

第1の切替パターン:IN1端子とOUT1端子とを接続させるとともに(細い実線)、IN2端子をOUT2端子(太い長破線)またはOUT3端子(短破線)に接続させる。OUT2端子に接続した場合は、IN3端子とOUT3端子とを接続させる(細い長破線)。このような切替パターンでは、IC1に入力されたテストデータは、IC2、IC3を通じてIC4に入力されるため、テストデータ設定点がどこにあってもテストデータ長は同じ(最大)となる。

【0019】第2の切替パターン:IN1端子とOUT 2端子とを接続させ(太い実線)、同時にIN3端子と OUT3端子とを接続させる(細い長破線)。このような切替パターンでは、IC1に入力されたテストデータは、IC3を通じてIC4に入力される。従って、IC2をパイパスできる分だけ、テストデータ長は短くなる。この切替パターンは、テストデータ設定点がIC3内のBSCである場合に最短のスキャンパスとなる。図3を用いた前述のテスト動作は、このような切替パターンを選択したものである。

【0020】第3の切替パターン:IN1端子とOUT 3端子のみを接続する(細い実線)。この切替パターン は、テストデータ設定点がIC4内のBSCである場合 に最短のスキャンパスとなる。

【0021】このように、本実施形態のバウンダリスキャン回路では、セレクタ5の内部パスを切り替えること *30

6

*によって、テストデータを基板11上の特定のICをバイパスさせて目的のICにスキャンパスに出力できるようにしたので、テストデータ長を短くすることができ、また、テスト対象範囲が小さい場合にはテスト時間を短縮できるようになる。

[0022]

【発明の効果】以上の説明から明らかなように、本発明によれば、テストデータ長およびテストに要する時間を 短縮できるという、特有の効果がある。

0 【図面の簡単な説明】

【図1】本発明のバウンダリスキャン回路の実施形態を示した構成図である。

【図2】バウンダリスキャン回路部を有する集積回路の詳細ブロック図である。

【図3】本実施形態のバウンダリスキャン回路の動作説明図であり、特に、スキャンパスに入力されたテストデータを経由させる集積回路の接続先を切り替えるセレクタの動作について説明するための図である。

【図4】本実施形態によるセレクタの内部パスの構成例 を示す説明図である。

【図5】本実施形態によるセレクタの内部パスの切替動作の具体例を示した図である。

【図 6 】従来のバウンダリスキャン回路の構成図である。

【符号の説明】

10、60 バウンダリスキャン回路


5 セレクタ


6 エッジゴネクタ

11 基板

12 エッジコネクタ

【図1】





BEST AVAILABLE COPY

【図6】

